Az Altera bejelentette Stratix FPGA-sorozatának legújabb generációját, a 28 nm-es gyártástechnológiával készülő Stratix V-öt.Az akár 1,6 Tibit/s soros kapcsolási sebességgel dolgozó Stratix V FPGA-ban egy sor új technológiát mutatott be az Altera, amelyek elsősorban a költség- és energiafogyasztás-csökkentést szolgálják

A TSMC gyárában a 28 nm-es HP (High Performance) gyártástechnológiával készülő Stratix V-be akár 1,1 millió logikai egység, 53 Mibit beágyazott memória, 3680 darab 18×18-as szorzóáramkör és akár 28 Gibit/s sebességre képes, integrált adóvevő került beépítésre. A vezetékes ill. vezeték nélküli, katonai, műsorszórási, számítás- és storage-technikai, tesztelési/mérési ill. orvoselektronikai alkalmazásokra is ideális Stratix V jelenleg az alábbi négy különböző variánsban szerepel az Altera kínálatában:

• Stratix V GT: 100 Gibit/s és nagyobb adatátviteli sebességű rendszerekhez kínált FPGA beépített 28 Gibit/s-os adóvevőkkel,
• Stratix V GX: univerzális felhasználású FPGA 600 Mibit/s ... 12,5 Gibit/s sebességű adóvevőkkel,
• Stratix V GS: nagysebességű digitális jelfeldolgozásra optimalizált FPGA600 Mibit/s ... 12,5 Gibit/s sebességű adóvevőkkel,
• Stratix V E: nagy logikai kapu-sűrűségű FPGA berendezés-orientált IC-k (ASIC-ek) prototípusfejlesztésére, emulációjára ill. nagyteljesítményű, számítástechnikai alkalmazásokra.

A Stratix V GX és Stratix V GS FPGA-kban akár 66 nagyteljesítményű, kis fogyasztású adóvevő kaphat helyet 12,5 Gibit/s adatátviteli sebességet kínálva. Ezek az eszközök megfelelnek mindenféle 3G, 6G és 10G ill. 10G/40G/100G, Interlaken és PCI Express Gen3, Gen2 és Gen1 protokoll- és elektromos követelményeknek is. A Stratix V GT ultragyors, 28 Gibit/s sebességű adóvevőit a CEI-28G specifikációnak megfelelően tervezték meg, csatornánként mindössze 200 mW fogyasztásukkal pedig igazán jó hatásfokú, nagysebességű rendszerek kialakítását teszik lehetővé. A rendkívüli adóvevő-sebességen felül a Stratix V FPGA-k mindegyike rendelkezik 7×72-bites, 1600 Mibit/s-os DDR3 memóriainterfésszel is.
Az Altera egy sor egyéb újítást is bevezetett a Stratix V családban. Az új adaptív logikai modul (ALM) architektúra akár 800 ezer regiszterrel egészíti ki a kapacitást, amely rendkívül hasznos erős pipeline-szervezésű és regiszterhasználatra nagymértékben támaszkodó rendszereknél. A Stratix V-ben az FPGA iparban elsőként működik változtatható pontosságú DSP blokk, továbbá az eszközök támogatják a felhasználóbarát, részleges újrakonfigurálhatóság lehetőségét is. Az új FPGA-k lehetőséget biztosítanak a kifejlesztett funkcionalitások beágyazására is, így azok nem járnak többletfogyasztással vagy járulékos költségekkel. Ilyen funkcionalitások között 40G/100G ethernet, PCIe Gen3/2/1, Interlaken, soros RapidIO 2.0 stb. támogatás is elképzelhető, a memóriatámogatást illetően a DDR3, RLDRAM II és QDR II+ támogatás is megoldható ilyen merev beágyazásos rendszerben.

A Stratix V FPGA-k első mintadarabjai 2011 első negyedévében kerülhetnek a tervezőkhöz, szoftvertámogatás terén pedig a 2010 második negyedévétől elérhető Quartus II 10.0 verziója gondoskodik.

Az Altera honlapja

További hírek az Alkatrészvilág rovatból

Csatlakozó nélküli PIC-programozás és -hibavadászat

USB - RS-232 protokollkonverter

Új front-end AC/DC tápegységek Climate Savers 80+ Gold hatékonysági besorolással

Új DV3100 logikai analizátor a TechTools-tól

A TDK-EPC bemutatta a világ legkisebb, digitális interfészes MEMS-mikrofonjait