Mikrokontroller motorvezérléshez
A Renesas Technology Europe bejelentette az SH7286 típusjelű, első olyan SuperH mikrokontrollerét, amely 1 MiB MONOS (Metal Oxide Nitride Oxide Silicon) típusú beágyazott flash memóriával rendelkezik, kifejezetten high-end meghajtókhoz, AC szervókhoz és általános célú inverterekhez.Az európai motorvezérlési alkalmazások piaca számára ez egy nagy előrelépést jelent.

A SuperH sorozatú mikrokontrollerek között találkozhattunk már 2,5 MiB memóriakapacitású darabokkal is, így ez az új, 1 MiB kapacitású eszköz relatív egyszerű lépés volt a Renesas számára. Az európai piac számára ennek a kapacitásbővülésnek azonban igencsak nagy jelentőssége van, hiszen jelenleg egy high-end meghajtó- vagy inverter-alkalmazás kódmérete átlagosan valahol a 384 KiB méret közelében tanyázik, emellett pedig nagyütemű növekedést mutat. A dupla kontrolleres helyett újabban az egykontrolleres alkalmazásfejlesztés dívik ezen a területen, amely szintén méretnövekedési hatással van a kód tekintetében.
Mivel korábban 1 MiB memóriakapacitással nem voltak elérhetők mikrokontrollerek ilyen felhasználásra, a tervezőknek beágyazott memória nélküli kontrolleket és külső memóriaáramköröket kellett használniuk.
Az SH7286 rendelkezik hatcsatornás, 16-bites MTU2 időzítőegységgel, 16-bemenetű komparátorral és háromfázisú PWM funkcióval elektromotorok számára. A további motorvezérlő funkciókat kvadratúra enkóder visszacsatolás és speciális, holtidőmérő csatorna látja el. Az áramkörbe integrált MTU2S az MTU2 funkciók egy részhalmazát tartalmazza, így az SH7286 két vektorvezérlésű ipari inverter egyidejű vezérlésére is alkalmas. Az IC tartalmaz ezeken felül három darab, egyenként négycsatornás A/D-átalakítót 12-bites felbontással és 1,0 µs konverziós idővel, valamint megtalálható benne a CAN modul, USB2.0 modul, öt SCI csatorna, egy szinkron soros kommunikációs egység és egy IIC csatorna is.
Az SH7286-ban az SH-2-ből fejlesztések hozzáadásával kifejlesztett SH-2A processzormag dolgozik. A szuperskalár architektúrájú, a pipeline-ban két végrehajtóegységgel rendelkező processzor két utasítás konkurens végrehajtását támogatja, a CPU órajeléhez képest ezért kb. kétszeres adatfeldolgozási sebesség érhető el. A Harvard architektúra garantálja, hogy az utasításlehívás és adathozzáférés között buszütközés nem lép fel. Az SH-2A opcionális lebegőpontos egységgel is kiegészíthető.

További információ