Mint arról többször is írtunk az Elektronet hasábjain, a Huawei 2019 óta szerepel az amerikai kereskedelmi tiltólistán, ami jelentősen korlátozza a vállalat hozzáférését a legfejlettebb félvezetőgyártási technológiákhoz. Ezért a Huawei más irányban is elkezdett kutatni. Pár napja Sanghajban, a 2026 IEEE International Symposium on Circuits and Systems (ISCAS) keretében ismertették a vállalat új chiptervezési stratégiáját, amely az integrált áramkörök teljesítményének növelését szolgálja – csak éppen nem a miniatürizálás révén. A cég szakértői szerint az ő megközelítésükkel a Moore-törvény által jelzett klasszikus geometriai zsugorítás korlátai mellett is fenntartható a teljesítménynövekedés. Elemzők szerint a Huawei stratégiája arra utal, hogy a kínai technológiai vállalatok a fejlett gyártástechnológiákhoz való korlátozott hozzáférés mellett a chiptervezés és architektúra optimalizálásán keresztül keresnek alternatív teljesítménynövelési lehetőségeket.
Bár a Huawei szerint az új elv alapján öt éven belül olyan chipeket tervezhetnek, amelyek tranzisztorsűrűsége az 1,4 nanométeres gyártástechnológiának felel meg, a vállalat más irányban is gondolkodik. Közlésük szerint az úgynevezett Tau (τ) Scaling Law elnevezésű megközelítés nem elsősorban a tranzisztorok fizikai méretének további csökkentésére épít, hanem a chipeken és rendszereken belüli jel- és adatátviteli késleltetés mérséklésére, vagyis az időskálázásra fókuszál. Az idén megjelenő Kirin chipjeik már egy új, LogicFolding nevű kialakítást alkalmaznak, amely a belső összeköttetések rövidítésével és az adatútvonalak optimalizálásával javíthatja a teljesítményt és az energiahatékonyságot.
Forrás: www.huawei.com
Kép: www.linkedin.com
