A jelenleg alkalmazott tranzisztorméret csökkentés már közel jár a fizikai lehetőségek végéhez. Ezért a tervezőknek új módszerekhez kell nyúlniuk ahhoz, hogy a tranzisztorsűrűséget tovább tudják növelni.
Az IBM mérnökei ennek érdekében kidolgozták az ún. NanoStack architektúrát. Ennek lényege, hogy a tranzisztorokat egymás tetejére, függőlegesen eltolva helyezték el. Ennek köszönhetően a tranzisztorok elülső és hátulsó oldala egymástól függetlenül kaphat tápellátást és jelet, ráadásul a különböző rétegekben eltérő anyagkombinációkat is használhatnak. Mindennek köszönhetően drasztikusan nőhet a chipek tranzisztorsűrűsége. Bár a cégnél ezt "sub-1 nanométeres" technológiának nevezik, azonban a chip a fizikai korlátok miatt valójában nem 1 nanométer alatti gyártástechnológiával készült. Mindazonáltal elméletben ugyanakkora számítási teljesítményt tud elérni, mint amekkorát egy ilyen technológiájú chip képes lenne nyújtani. A technológia a korábbiakhoz képest, azonos fizikai méret mellett 50 százalékkal nagyobb számítási teljesítményt, vagy azonos teljesítményszint mellett 70 százalékkal kisebb energiafogyasztást ígér.
A fentiek szerinti technológiával az IBM már elő is állított egy működő prototípust. Ez nagyjából 2 cm2 méretű lapkán csaknem százmilliárd tranzisztort jelent. Ez a sűrűség nagyjából kétszerese az IBM 2021-ben bemutatott, azóta iparági szabványként használt 2 nm-es technológiájával elérhető értéknek.
A tömeggyártás a cég várakozásai szerint legkorábban 5 év múlva indulhat el az új technológiával.
Forrás: research.ibm.com
