A SOI (Silicon-On-Insulator – szilícium a szigetelőn) technológiát már alkalmazza az AMD és az IBM. Azonban az SOI meglehetősen drága gyártási mód, ami még a méretgazdasággal sem orvosolható. A gyártáshoz ugyanis speciális ostyákra van szükség, melyeken a megmunkált szilíciumréteget egy rendkívül vékony szigetelő réteg választja el a szilícium szubsztrátumtól – ezért az alapanyag 10-15 százalékkal drágább, mint az alternatív eljáráshoz szükséges ostyák.
A SOI gyártástechnológiák alapvetően két nagy csoportra bonthatóak. Az AMD és az IBM eddig a PD-SOI (Partially-Depleted) nevű eljárást alkalmazza. Ezzel csökken a fogyasztás az alacsonyabb ellenállás és enyhébb szivárgási áram okán, és a lebegőtestnek köszönhetően a kapcsolási sebesség (tehát az elérhető órajel) nő. Ugyanakkor bizonyos esetekben megjelenhet a lebegőtest-effektus (history effect), amikor is a félvezető mintegy ellenállásként viselkedve töltést hoz létre önmaga és a szigetelő között, ami növeli a szivárgási áramot, ezzel pedig az adott áramkör disszipációját. A probléma a csíkszélesség csökkentésével egyre inkább kezelhetetlenné válik, melynek okán a PD-SOI 20 nanométer alatt már nem járható út.
Az FD-SOI (Fully-Depleted) esetében ezt a problémát orvosolták. A megoldást egy rendkívül vékony, mindössze 5-7 nanométer vastag szilíciumfilm jelenti, mellyel a szigetelőréteget és a csatornát egymástól elválasztva megszüntethető a lebegőtest-effektus, ezzel csökkentve a szivárgást és növelve a kapcsolási sebességet, illetve javítva a skálázhatóságot. Az FD-SOI megközelítés további előnye az alacsony működési feszültség, illetve hogy a FinFET-tel ellentétben a tranzisztorok nem térnek el jelentősen a korábban használtaktól. A drágább ostyák mellett ugyanakkor ez a megoldás sem mentes a problémáktól, hisz amellett, hogy a gyártástechnológia kialakítása nehezebb feladat, bizonyos esetekben felerősödhet az úgynevezett short-channel effect, ami analóg áramkörök esetében jelenthet problémát.
A tranzisztorsűrűségre kevésbé érzékeny dizájnok esetében az FD-SOI egyértelműen jobb választás mint a jóval bonyolult(abb) és költségesebb FinFET, emiatt pedig jó néhány kínai székhelyű félvezetőgyártó (is) komolyan érdeklődik az eljárás iránt. Így például a VeriSilicon, a Shanghai Huali Microelectronics, a Huahong Grace Semiconductor, illetve a nagyrészt már állami tulajdonban lévő, Sino IC Fundból alakult, egyelőre csupán „The Big Fund" néven emlegetett félvezetőgyártó, mely 2017-ig 20 milliárd dollárt tervez elkölteni fejlesztésekre. A nagy érdeklődés érthető, hiszen Kína önmagában egy hatalmas piac, a mobil termékekhez pedig elengedhetetlen alkalmazásprocesszorokra és rádiós chipekre óriási a kereslet. Ezek nagy mennyiségben való előállításának szükségessége több okból is az FD-SOI irányába billenti a mérleget. Ezen túlmenően ez a gyártástechnológia nagyban megkönnyíti az alapvetően digitális működésű SoC-re integrált analóg rádiófrekvenciás részegységek létrehozását (RF in FD-SOI). Az agresszív árazást alkalmazó kínai gyártóknak tehát kapóra jönne egy jól működő FD-SOI gyártástechnológia, hisz ezzel a költséghatékonyság mellett az FD-SOI segítségével a szintén kulcsfontosságú alacsony fogyasztás is garantálható lenne.
Mindenekelőtt még a konkrét elhatározás is hiányzik egyes kínai félvezetőgyártók esetében. A kínaiak már legalább 2 évet fecséreltek el azzal, hogy nem hoztak döntést az FD-SOI alkalmazásának ügyében, így a lemaradásuk egyre nehezebben lesz behozható. A döntésképtelenség egyik állítólagos oka, hogy egyelőre sem a Samsung, sem pedig a GlobalFoundries nem mutatta meg az FD-SOI-val kapcsolatos, 22 nanométernél kisebb csíkszélességekre vonatkozó terveit, márpedig a technológia gyors felfutásához szükség lenne arra, hogy igazán nagy félvezetőgyártók is adoptálják. A GlobalFoundries-tól származó információk szerint a 22 nm-es FD-SOI node esetében még a tömeggyártás fázisában sem tartanak. Ugyanakkor meglehetősen hosszútávra terveznek ezzel a megoldással, melynek skálázódása technikailag biztosított, így a továbbiak csak a partnerek igényein fognak múlni.
